GAL16V8D-25LP Arreglo Lógico Programable DIP-20

INFORMACIÓN

La GAL16V8D-25LP Arreglo Lógico Programable es capaz de implementar funciones lógicas mediante un arreglo de compuertas AND y OR que pueden interconectarse internamente, lo esencial de este circuito integrado es que puede programarse con un dispositivo externo junto con un archivo que describe el hardware necesario en donde se define una función lógica deseada. 

La GAL16V8D-25LP Arreglo Lógico Programable  puede ser utilizado como decodificador, multiplexor, generadores de señales de temporización y circuitos de control entre otros.

---

ESPECIFICACIONES Y CARACTERÍSTICAS

• Matricula: GAL16V8
• Encapsulado: DIP-20
• Fmax = 250 Mhz
• Retardo de propagación de 3.5 ns
• UltraMOS® Advanced CMOS Technology
• 3.0 ns máximo desde la entrada del Reloj hasta la salida de datos.
• Montaje: THT
• Pines: 20
• Voltaje de alimentación (recomendado) Vcc : +4.75 a +5.25V
• Temperatura ambiente (recomendado) Tc : 0 a +75 °C
• Corriente de entrada Icc: 130 mA
• 64 bits de memoria reprogramable
• Pull-ups activos en todos los pines.
• E ² CELL Technology
• Lógica reconfigurable
• Células reprogramables
•  Borrado eléctrico de alta velocidad (<100 ms)
• Retención de datos durante 20 años

Las aplicaciones incluyen:

• Control DMA
• Control de máquina de estados
• Procesamiento de gráficos de alta velocidad
• Actualización de velocidad lógica estándar

---

DOCUMENTACIÓN Y RECURSOS

• Datasheet
• Pinout

---

INFORMACIÓN ADICIONAL

• EL GAL16V8 tiene 8 pines de entrada y 10 pines que se pueden configurar como entradas o salidas.
• Tiene varias velocidades de conmutación, de 25 a 4ns
• Cada salida es impulsada por una macrocélula lógica de salida (OLMC)
• Cada OMLC puede configurarse para que la salida sea inversora o no inversora.
• Se puede colocarse en modo registro o combinatorio.
• El modo registro cada macro célula utiliza activamente un D-flip-flop para mantener un estado bajo control de la entrada de datos desde la parte lógica de la macrocelda y el flanco ascendente de la señal de reloj.
• En el modo combinatorio se elimina el flip-flop de macrocelula y las salidas son impulsadas directamente por la lógica.
• En el modo combinatorio también se pueden cambiar dinámicamente entre entrada y salida según el termino del producto.
• Las combinaciones se establecen mediante una  E ² PROM .
• Los registros de salida se pueden precargar en un estado potencialmente no válido para que un programador GAL16V8 los pruebe. Las entradas y salidas incluyen pull-ups activos y son compatibles con la lógica transistor-transistor debido a los buffers de alta impedancia.