INFORMACIÓN

El 74LS173 Flip Flop Tipo D de 4 bits con tres estados de salida, con entradas asincrónicas, SET y de Reloj. El reloj está completamente activado por el borde teniendo una carga desde las entradas D o una retención dependiendo del estado de las líneas de habilitación de entrada; llevando la salida a un estado de alta impedancia sin afectar el contenido real del registro.

El 74LS173 Flip Flop Tipo D es un dispositivo de alta velocidad y baja potencia, que lo hace adecuado para su uso en una amplia variedad de aplicaciones digitales, como contadores, registros de desplazamiento y registros de memoria. También tiene una amplia tolerancia de voltaje de alimentación, lo que lo hace compatible con sistemas de 5V.

ESPECIFICACIONES Y CARACTERÍSTICAS

Familia: LS
Encapsulado: DIP
No. De Pines: 16
Tipo Flip Flop: D
Tipo Salida : 3 Estados No Invertido
Disparador: Borde Positivo
Retardo de propagación: 17 ns
Tipo de Entrada: Bipolar
Frecuencia: 35 MHz
Voltaje de alimentación: 4.75V a 5.25V, típica 5V
Corriente de salida: 24 mA
Temperatura de trabajo: 0 °C a 70°C

DOCUMENTACIÓN Y RECURSOS

Datasheet
Pinout

INFORMACIÓN ADICIONAL

Funcionamiento del 74LS173 Flip Flop Tipo D

Cada flip flop del 74LS173 en el chip tiene una entrada de datos (D), una entrada de reloj (CLK), una entrada de habilitación (EN), una salida (Q) y una salida inversa (/Q).

Cuando la entrada de reloj recibe un pulso de transición, el estado del dato en la entrada D se transferirá a la salida Q y se mantendrá allí hasta que se reciba otro pulso de reloj. Si la entrada de habilitación está en nivel bajo, el flip-flop se desactivará y la salida permanecerá en su estado actual.

Recomendaciones de al usar el 74LS173 Flip Flop Tipo D

Para utilizar el 74LS173 es un flip flop D de 4 bits sigue los siguientes pasos:

Asegúrate de que el circuito esté alimentado adecuadamente, en función de las especificaciones del dispositivo.
Conecta las entradas D0, D1, D2 y D3 a las fuentes de datos que quieres almacenar en el flip-flop. Si las entradas asincrónicas de claro y de seteo están disponibles, puedes conectarlas a nivel alto (Vcc) para desactivarlas, o a nivel bajo (tierra) para activarlas.
Conecta la entrada de reloj (CLK) a una señal de reloj que tenga el ciclo de trabajo adecuado para tu aplicación.
Asegúrate de que la polaridad de la señal de reloj sea compatible con el tipo de flip-flop que estás utilizando. El 74LS173 es un flip-flop de transición negativa, lo que significa que la transición de alto a bajo en la señal de reloj activará el flip-flop.
Añade capacitores de desacoplamiento y resistencias de pull-up o pull-down, según sea necesario, para evitar fluctuaciones de tensión y mejorar la estabilidad del circuito.
Observa las salidas Q0, Q1, Q2 y Q3 para ver los datos almacenados en el flip-flop. Estas salidas cambiarán en respuesta a los cambios en la señal de reloj y a las entradas de datos.
Si necesitas borrar el flip-flop, activa la entrada de claro (CLR) o la entrada de seteo (SET) según corresponda.

Es importante tener en cuenta que el 74LS173 es un dispositivo TTL, lo que significa que sus niveles de voltaje de entrada y salida son compatibles con la lógica TTL y no con la lógica CMOS. También es importante cumplir con las especificaciones de alimentación y señalización del dispositivo para evitar dañarlo o obtener resultados inesperados.