INFORMACIÓN
El 74LS373 Latch Tipo D Octal es un circuito integrado con ocho Flip Flops de tipo D individuales. Cada Flip Flop puede almacenar un solo bit de datos y tiene una salida que refleja el estado actual del bit almacenado. Los datos de entrada se transmiten directamente a la salida cuando el Flip Flop está habilitado. El bloqueo se puede habilitar mediante la señal baja activa en la entrada G (puerta), que controla si los datos están bloqueados o no. Cuando la entrada G es alta, el Latch está deshabilitado y la salida está en un estado de alta impedancia.
El 74LS373 Latch Tipo D Octal normalmente se usa en aplicaciones donde se requiere almacenamiento de datos de alta velocidad, como en sistemas de memoria de computadora o buses de datos.
ESPECIFICACIONES Y CARACTERÍSTICAS
- Familia: LS
- Encapsulado: DIP
- No. De Pines: 20
- No. Bits: 8
- Salida: 3 estados
- Tipo de Flip Flop: D Octal
- Retardo de propagación: 12 ns
- Frecuencia: 35 MHz
- Voltaje de alimentación: 4.75V a 5.25V, típica 5V
- Corriente de salida: 24 mA
- Temperatura de trabajo: 0 °C a 70°C
DOCUMENTACIÓN Y RECURSOS
INFORMACIÓN ADICIONAL
Funcionamiento del 74LS373 Latch Tipo D
La entrada de cada Flip Flop es D (datos), que determina el estado lógico que se almacena en el Flip Flop. Cuando la entrada G es baja, los datos de la entrada D se bloquean y la salida refleja el estado de los datos. Cuando la entrada G sube, la salida ya no se ve afectada por los cambios en la entrada D y conserva su estado anterior.
Recomendaciones de al usar el 74LS373 Latch Tipo D
- Conecte el pin D0 al bit más significativo (MSB) de los datos que desea almacenar, D7 al bit menos significativo (LSB) de los datos.
- Conecte el pin CLK a una fuente de señal de reloj, generalmente un oscilador o un circuito que genera pulsos de reloj.
- Conecte el pin CLR a una fuente de señal clara (por ejemplo, un botón o una señal de reinicio).
- Conecte las salidas Q0-Q7 a los dispositivos que desea controlar con los bits almacenados en los latches.
- Cuando la señal CLR es baja, las salidas Q0-Q7 se establecerán en 0 independientemente de los valores de entrada.
- Cuando la señal CLR es alta y se envía un pulso de reloj al pin CLK, el valor de entrada en los pines D0-D7 se almacenará en latches y aparecerá en las salidas Q0-Q7.

PAM8610 Amplificador Digital Clase-D de Doble Potencia
Kit Agujas de 0.15-0.35mm para Limpieza de Boquillas
PShieldX Shield de Expansión para Raspberry Pi Pico
Kit Lancha Solar STEM
Kit Brazo Mecánico con Garra de 4DOF
Due Core ATmel Arm compatible con Arduino
1002 HiFi Amplificador Bluetooth Estereo 100W
SLogic Combo 8 Analizador Logico DAPL
502L Amplificador Bluetooth Estereo 50W
Mini Ventilador Dual para Raspberry Pi 5V
SN-02C Pinza Ponchadora Terminales Con Aislamiento SV RV 14-24AWG
LRS-150F-24 Fuente Conmutada 24V 6.5A MEAN WELL
ESP32-WROOM-32UE 4MB M113EH3200UH3Q0













Valoraciones
No hay valoraciones aún.