INFORMACIÓN
El 74LS373 Latch Tipo D Octal es un circuito integrado con ocho Flip Flops de tipo D individuales. Cada Flip Flop puede almacenar un solo bit de datos y tiene una salida que refleja el estado actual del bit almacenado. Los datos de entrada se transmiten directamente a la salida cuando el Flip Flop está habilitado. El bloqueo se puede habilitar mediante la señal baja activa en la entrada G (puerta), que controla si los datos están bloqueados o no. Cuando la entrada G es alta, el Latch está deshabilitado y la salida está en un estado de alta impedancia.
El 74LS373 Latch Tipo D Octal normalmente se usa en aplicaciones donde se requiere almacenamiento de datos de alta velocidad, como en sistemas de memoria de computadora o buses de datos.
ESPECIFICACIONES Y CARACTERÍSTICAS
- Familia: LS
- Encapsulado: DIP
- No. De Pines: 20
- No. Bits: 8
- Salida: 3 estados
- Tipo de Flip Flop: D Octal
- Retardo de propagación: 12 ns
- Frecuencia: 35 MHz
- Voltaje de alimentación: 4.75V a 5.25V, típica 5V
- Corriente de salida: 24 mA
- Temperatura de trabajo: 0 °C a 70°C
DOCUMENTACIÓN Y RECURSOS
INFORMACIÓN ADICIONAL
Funcionamiento del 74LS373 Latch Tipo D
La entrada de cada Flip Flop es D (datos), que determina el estado lógico que se almacena en el Flip Flop. Cuando la entrada G es baja, los datos de la entrada D se bloquean y la salida refleja el estado de los datos. Cuando la entrada G sube, la salida ya no se ve afectada por los cambios en la entrada D y conserva su estado anterior.
Recomendaciones de al usar el 74LS373 Latch Tipo D
- Conecte el pin D0 al bit más significativo (MSB) de los datos que desea almacenar, D7 al bit menos significativo (LSB) de los datos.
- Conecte el pin CLK a una fuente de señal de reloj, generalmente un oscilador o un circuito que genera pulsos de reloj.
- Conecte el pin CLR a una fuente de señal clara (por ejemplo, un botón o una señal de reinicio).
- Conecte las salidas Q0-Q7 a los dispositivos que desea controlar con los bits almacenados en los latches.
- Cuando la señal CLR es baja, las salidas Q0-Q7 se establecerán en 0 independientemente de los valores de entrada.
- Cuando la señal CLR es alta y se envía un pulso de reloj al pin CLK, el valor de entrada en los pines D0-D7 se almacenará en latches y aparecerá en las salidas Q0-Q7.

Malla Desoldadora de Cobre 2mm 1.5m CP-2015
Carcasa de Acrílico Orange Pi Zero2
LM386 Modulo Amplificador de Audio 200x 5V-12V
TP101 Kit Chasis de Robot Tanque
K202 Controlador de Huellas + R503 Sensor Dactilar
Controlador de Velocidad 12-40V 10A Motor DC PWM
Cable USB a MicroUSB 1m para NodeMcu ESP32
PIC16F628A-I/P Microcontrolador 8 Bits DIP-18
UNIT Placa de Expansión para Raspberry Pi Pico
Kit Chasis de Metal MC300 con Llantas Omnidireccional + Joystick
Kit Limpiador y Protector Antiestático para Pantallas 60 ml LCD CLEANER
HT-PD27W-US Eliminador 27W USB Tipo C PD para Raspberry Pi 5
Soldador de Gas Tipo Bolígrafo con Accesorios
Pluma Flux 951 Kester 10ml Non Clean
Convertidor DC DC 48V a 12V 10A Step Down
Transformador 6VC/T 1A con Tap Central
Espuma Limpiadora para Equipos Electrónicos 454 ml SILIMPO
Dimmer para Tiras LED 5V a 24V 30A
ESP32-S3-WROOM-1-N8R8 8MB FLASH / PSRAM
PJ-301M Jack 3.5mm N.C Conector de Audio













Valoraciones
No hay valoraciones aún.